DRC LVS通常是指设计规则检查(Design Rule Check)和电路验证(Layout vs. Schematic)两种验证方法的结合,是IC设计流程中非常重要的一环。
在IC(集成电路)设计的过程中,DRC是一种常用的自动化规则检查工具。它主要用于检查基本规则,如物理接口、电气规范、线宽和间距、金属间距等。通过DRC工具的验证可以保证设计电路的可制造性和可靠性。
DRC检查的结果通常会以报告形式呈现,设计工程师需要查看并修正报告中的问题后,重新进行校验。
电路验证(Layout vs. Schematic)通常是在DRC工具之后进行的验证。其目的是确认物理版图和原理图匹配,确认版图有正确的元器件和连线,没有电路设计中的错误。
LVS检查就是将物理版图和原理图进行比较,检查两者是否一致。例如,LVS检查可以验证两个金属层之间的连通性、电源与接地之间的连通性等。
DRC LVS是IC设计流程中非常重要的一环。通过DRC LVS的验证,可以确保设计的电路在硅片上能够正确制造,并且在实际运行中可以像预期的那样正常工作。这可以大大降低设计错误带来的成本和风险。
此外,DRC LVS也是IC制造过程中的质量控制环节之一。工艺员会对每一片制造出来的芯片进行DRC LVS检查,以确认其质量符合一定的标准。