PLD是Programmable Logic Device的缩写，翻译过来是可编程逻辑器件。PLD引导，也称为FPGA引导，就是将设计好的FPGA芯片中的程序下载到FPGA设备中的过程。
PLD引导是FPGA电路设计中后期非常关键的一步工作，FPGA芯片的内部结构本身是可编程的，因此在设计阶段并没有像ASIC（专用集成电路）那样把电路功能固化下来，而是通过下载程序的方式来实现不同的电路功能。
PLD的下载方式主要有两种：JTAG下载和FAST方式下载。JTAG下载是基于JTAG端口与FPGA进行的下载方式，FAST方式下载是通过FPGA设备的配置FLASH芯片进行下载的方式。两种下载方式各有优缺点，常常在项目需求中根据具体情况选择合适的下载方式。
JTAG下载方式可更新性强，在调试期间可实现单片机与FPGA联调，快速定位问题。而FAST下载方式可以使FPGA芯片机器复位时直接启动，而无需使用额外的下载工具。
PLD引导不仅仅是一次简单的下载操作，它还包含了对FPGA内部电路的配置和初始化过程。FPGA芯片下载完程序后，内部逻辑电路会被重新编程和适合的初始化。这样才能确保FPGA器件在工作时能够正常、稳定运行。
另外，PLD引导过程中还可以上传部分特定信息，例如：FPGA内部设计及状态监控信息，这些信息可以以节省资源的方式在外部监控器上显示出来，以及实时监控内部电路的运行情况。
PLD引导具有非常重要的作用，对FPGA设计来说是必要的步骤。但是在进行PLD引导过程中需要特别注意以下几点：
1、FPGA芯片与下载器之间连接的稳定性，尤其在FAST下载时需要注意；
2、程序下载的正确性以及版本问题；
3、下载程序与FPGA内部逻辑电路绑定的正确性和合理性，避免出现不必要的问题和浪费；
4、编程时数据存储器件的相应配置，以及FPGA芯片内部元器件的初始化配置。
关注微信