在半导体物理学中,电子从导带中跃迁到价带中需要克服一定的能量差,所以两者之间有所谓的“禁带”,也称带隙。在半导体的p区(即掺有杂质的区域),禁带和电子的能级引入了一些独特的电学特性,使得p区带有独特的电。这篇文章将从以下几个方面详细阐述p区带的电特性。
禁带宽度是指导带和价带之间的能隙,在半导体体系中,禁带宽度较窄,常在几个电子伏范围内。而在p区,由于杂质原子的掺入,禁带宽度比本征半导体要大。因为杂质原子内部有一些自由电子,这些自由电子的能级就位于导带中的某处,从而比原来的能隙更小。p区的禁带宽度比本征半导体的禁带宽度宽,导致p区有更多的载流子存在,因此可以更好地导电。
此外,p区的禁带宽度还决定了器件的截止频率以及势垒高度,对于p-n结等器件来说,禁带宽度的不同会导致器件在不同的频率范围内工作。
掺杂的杂质原子会向被掺入的半导体晶体结构中释放出电荷,并且每个杂质原子能够释放的空穴数目也是有限的。在p区,杂质元素释放的空穴被很好地捕获,导致空穴的浓度比电子浓度高出很多。这就是说,p区是一种 p型半导体。在半导体器件中,p型半导体作为基础材料广泛被应用于构造晶体管等器件。
空穴的数量改变物质的电学特性,比如,当空穴数量增加时,控制半导体电流的能力就会降低,因为空穴数量增加会导致电子七夕浓度下降,从而增加材料的电阻。
当p区和n区相遇时,两个区之间接触的电位可以影响半导体器件的电学性质和功能。p-n结的电势垒是由p区和n区之间的电荷差引起的,由于缺少了电子,p区在n区的结面处带有一个正电荷。电子从n区向p区流动,会受到p区正电荷的吸引作用,从而形成了势垒。
在通电的时候,通过对p、n材料的掺杂和几何形状的限制,可以使半导体器件的电性质更为可控。例如,通过基区的宽度和材料掺杂的不同,可以使p-n结达到最佳的导电性质和电流区分度。