cadence16.6有什么辅助工具 Cadence 16.6辅助工具介绍

1、Design Compiler Graphical

Design Compiler Graphical是cadence16.6的一个重要的辅助工具，它能够帮助设计师更好地进行逻辑综合。该工具可以显示逻辑电路的结构图和公式表示，并显示其功耗和面积等信息。在设计阶段，设计师可通过该工具来预估电路的功耗和面积，并对功耗和面积进行优化。

同时，Design Compiler Graphical还能够协助设计师进行设计约束，包括时序约束和面积约束。它可以自动生成约束模板，在设计前期快速地完成约束工作。

2、Encounter RTL Compiler

Encounter RTL Compiler是cadence16.6的另一个辅助工具，它是一款全球领先的RTL综合工具。该工具可以将RTL描述的逻辑电路转换为门级网络，从而实现电路综合的功能。通过该工具，设计师可以对目标电路进行优化，提高电路的性能链。

同时，Encounter RTL Compiler还支持多核CPU并行硬件加速，可以大幅提高综合速度。它还支持异构芯片设计，可以实现多种芯片的综合设计。

3、Virtuoso Layout Migrate

Virtuoso Layout Migrate是cadence16.6的一个辅助工具，它能够使设计师更加高效地完成芯片版图的设计。该工具可以将手工布局的晶体管级原理图映射到芯片版图中，并支持管级图到版图的跨代。

另外，Virtuoso Layout Migrate还能够实现版图对位和布局优化，使电路的布局更加紧凑和合理。

4、CustomSim

CustomSim是cadence16.6的一个模拟器，它可以对芯片进行SPICE精度的模拟，并能够快速准确地分析电路的性能。该工具可以较为全面地覆盖电路的工作状态，并可对电路进行故障分析。通过与其他辅助工具的结合使用，CustomSim也可以用于后仿真工作，包括线路聚合和优化等