PLLCR是PLL Clock Rate的缩写,PLL是Phase-Locked Loop的缩写,意为“锁相环”,在电路设计中具有很重要的作用。
PLLCR则是指PLL的时钟频率,也就是PLL的工作频率。PLL是将输入频率锁相并输出一定倍频后的频率。
PLL在很多电子领域都得到广泛的应用,尤其是在频率控制和时钟生成方面。比如数字通信系统中的时钟恢复,以及高速存储器中的时序控制信号。
此外,PLL在数字信号处理、高速计算机、数字时钟、音频设备、视频设备、移动通信、无线电和雷达设备等领域也得到了广泛的应用。
PLL的基本工作原理是在参考电路(例如,由晶体振荡器提供脉冲的参考时钟)和VCO(电压控制振荡器)之间进行反馈,以锁定其输出频率为参考频率的N倍。
PLL系统是由锁相环滤波器、VCO、比较器和频率分频器组成的,其基本工作流程是:参考频率信号先通过锁相环滤波器形成一定带宽的锁相环控制信号,该信号再通过控制VCO的频率,使得VCO的输出信号的频率等于输入参考信号的频率和N倍的输出频率。
PLL在数字电路中的应用主要包括:
1. 时钟恢复:用于从接收的数字串中恢复出其所包含的同步信息的时钟。
2. 频率合成:将多个频率信号合成为一个频率。
3. 延时锁定回路:将两个时钟频率相差很远的时钟同步。
4. 时序控制:控制计算机中的各种同步和异步的时序关系。
5. 频率同步和抖动消除。
6. 码元同步和检测。