并联去耦是一种常用的电路设计技术,可以有效减少电路中的交流信号对直流信号的影响。具体的实现方法是在信号源输出前将一个去耦电容和一个维持偏压的电阻并联在一起,以达到去除交流影响的目的。
在电路中,交流信号量级一般比较小,而直流信号则较大,如果交、直流信号不分离,则会导致在处理直流信号的过程中,交流信号的干扰引入到了直流信号中,影响了整个电路的工作。而通过使用并联去耦,在交、直流信号分离的同时,也能避免交流信号对直流信号的影响,从而保证整个电路的稳定工作。
在并联去耦电路中,我们可以看到去耦电容的直流通路中是有一个阻值的。由于阻值比较大,而电容通路则是一个大电阻并联一个小电容,所以在直流稳定之后,交流通过去耦电容时只能流过小电容,而被阻住了大部分,所以这类电路被称为高通电路。 在高通电路中,信号的通透程度是由一个通透度参数M表示的,通透度越小,信号通过的越少。而去耦电容所起的作用也正是降低了交流信号M值,进而减小了其对直流信号的干扰,并达到了减小M值的作用。
选择并联去耦的参数需要根据具体电路的要求来决定。一般来说,在选择去耦电容时,应该考虑其通过的最低频率,该频率下的通透度及电容器的稳定性等方面。而选取维持偏压的电阻时,应保证其对电路的影响尽可能小,同时应与电容器相协调,达到电路稳定的目的。