在使用电子设计自动化(EDA)软件进行电路设计时,ERC是便捷可靠的电路原理图错误检查方法之一。ERC(electrical rule check)即电性规则检查,其作用是在进行电路布局前,通过对电路原理图的相关检查,提供智能化检查和标记电路原理图不合规的错误,以防止电路原理图设计错误引入电路会损害性能、不安全或不可靠的设备。
然而,在某些情况下,需要关闭ERC功能。有时,使用的特定的芯片可能会产生原理图中的误报警告,让工程师在代码内部添加注释以处理那些警告并消除错误。但是,有些错误并不是真正的错误,这些错误的删除会产生不良的影响。在某些情况下,ERC实际上会发出错误报告而不是问题。
关闭ERC的一个例子是在建立一个新的库件时,在未建立足够多的引脚前使用库部件历史记录进行一个基本的模拟,因为这种情况下是无法实现将引脚连接在一起的严格规则的。这时,将会收到一系列的 ERC 警告,由于在逻辑上我们已知道这种情况可能会发生,并且我们更需要连接所需的引脚以获取正确的设计,所以将 ERC 设定为忽略这些错误是理所应当的。
另一个例子是与Xilinx芯片的设计有关,Xilinx芯片是一款非常复杂的芯片,具有大量的连线和资源之间的最优解。在连接电源/接地等比较简单的电路时,输入会在实际的芯片上断开,但贯穿仿真的简单电路不会模拟,因此ERC会发出错误警告。
在某些情况下,关闭电性规则检查,可能使设计在布局过程中遗漏某些问题或在进入 PCB 后出现无法发现的问题。如果电路起效时出现问题,那么没有ERC检查也会使解决问题变得更加难以实现和耗时。
此外,关闭ERC功能还有潜在的风险涉及到设计的维护,如果将来有任何更改,如如添加更多的组件或接口,关闭ERC功能可能会导致寻找问题比必要步骤更困难。
关闭ERC检查是可以接受的,但需要谨慎考虑电路设计需要,确保在没有检查时不会引入任何潜在的问题。建议在确定关闭ERC检查前,首先进行适当的测试,以充分了解风险。
我们需要使用智能的检查方法来确保我们的设计的准确性和可靠性,而关闭检查方法可能会引入文中所述的风险。如果无法确定关闭ERC检查是否会带来风险,最好还是保持检查。