Vivado 设计套件是赛灵思公司推出的一款可编程逻辑器件设计开发工具套件。这个套件可以提供工程师和设计师一个完整的设计流程,从设计到验证到实现。它具有一系列的工具和技术,能够帮助开发人员更加高效、快速地完成 FPGA 可编程芯片的设计开发过程。
Vivado 套件包括了许多功能和工具,这些工具不仅可以帮助设计师提高生产力,同时还极大地降低了设计产品的总体成本。以下是 Vivado 套件的一些核心功能:
1、高层次 RTL 和模块化 IP 设计
2、次时序完整性分析和约束
3、多阶段优化和层次综合
4、多平台实现、碎片整合和分区分配
5、可编程逻辑和 IO 软件角色的协同工作
6、嵌入式 SoC 和 DSP 的系统集成工具
7、IP 和模块化设计的重新使用和共享
8、FPGA 设计的波形调试和嵌入式软件调试
Vivado 套件是 FPGA 设计人员新一代工具套件。它的主要特点如下:
1、面向生产的设计流程:能够从设计到验证到实现,完成高效的开发流程
2、智能化的设计优化:可以通过综合、实现和利用 IP 快速获得高性能
3、改进的层次综合:可以使用 IDPN(Interconnection Distribution Network)来根据芯片设计层次树对层次进行综合优化,从而进一步提高设计效率
4、实时的设计更新:能够在设计时随时更新限制条件,能够有效减少错误
5、协作式验证:能够增加多达几千个信号点的追踪性能;在 IC 组件验证和 FPGA应用领域可以大幅缩短验证时间
Vivado 套件被广泛应用于各种行业,涉及到很多领域,如高性能计算(HPC)、网络加速、视频和图像处理、医疗设备、军事和航天等。产品具有处理大数据流、实时数据和复杂数据匹配的能力。可以帮助开发人员更容易地实现高性能、低功率、小型化、高可靠性 FPGA 应用。