Vivado High-level Synthesis (HLS)是一种高层次综合的工具,允许从高级语言(如C/C++)中自动生成专用硬件。 它是Xilinx Vivado设计套件中的一个组成部分,可以帮助工程师缩短设计周期,提高设计和调试效率,并实现更高性能和能效比的设计。
Vivado HLS提供了一种面向C/C++程序员的强大设计方法,使得他们可以更轻松地生成专用硬件,并且存在极高的代码可重用性。
Vivado HLS提供了许多优势,其中包括:
1. 高阶快速原型设计:可以把C、C++代码转换成可部署的RTL,更快速得实际验证设计方案
2. 支持复杂性高的算法的设计和优化:支持复杂性高的算法的编译,反复优化实现过程,大幅减少部署到硬件平台的迭代次数和时间成本
3. 强大的代码重用性:能够在多个Xilinx器件之间移植代码,因此可以提供有效且可靠的设计
在实际的应用中,Vivado HLS可以广泛应用于数字信号处理(DSP)、图像处理、通信和网络等领域。它通常用于对不适用于通用处理器或FPGA的应用程序的快速原型设计和优化。通过使用Vivado HLS,工程师可以更快地开发专用硬件,从而更好地实现其设计目标,同时减少开发时间和/或开发成本。
Vivado HLS的使用步骤大致如下:
1. 通过高级语言(如C/C++)编写算法代码;
2. 使用Vivado HLS编译器生成RTL代码与C/C++代码的桥梁;
3. 对于代码进行优化,以提高性能和效率;
4. 进行RTL代码综合并分析IP性能特性;
5. 在Vivado中进行综合和实现后,在FPGA或SoC平台上进行验证。