触发器是由什么构成 触发器由哪些部件构成

1、SR触发器的构成

SR触发器由两个输入端口和两个输出端口构成。其中一个输入端口称为set端，另一个输入端口称为reset端；一个输出端口为Q端，另一个为Q̅端。SR触发器的内部则由两个交叉连接的门电路构成，通常使用的是两个反相器（即非门）。

其中，set端的输入信号为高电平时，会将Q端置为高电平，Q̅端置为低电平；reset端的输入信号为高电平时，会将Q端置为低电平，Q̅端置为高电平。当set端和reset端同时为高电平时，SR触发器的状态不能确定。

2、D触发器的构成

D触发器由一个数据输入端口、一个时钟输入端口和两个输出端口构成。数据输入端口通常使用一个单独的D输入端，时钟输入端则使用一个由两个反相器构成的门电路（也称为非门），其中，经过反相器后的两个信号交替变化，用于控制时钟输入端口。

当时钟输入端口接收到一个上升或下降沿时，D触发器会将D输入端的数值保存在Q端口中，而Q̅端口则会相应地保持原来的值。当时钟输入信号没有变化时，D触发器会保持上一个时钟信号周期的状态。

3、JK触发器的构成

JK触发器由三个输入端口和两个输出端口构成。其中，J端和K端是输入端口，时钟端与D触发器类似，用于控制数据输入，同时也用于控制时序。JK触发器内部由两个交叉连接的门电路组成，其中，J端和K端连接到一个NAND（AND非门）。NAND的输出信号连接到另一个NOR（OR非门）的一个端口上，而时钟信号则连接到第二个NOR门的另一个端口上。

当J端和K端都为高电平时，JK触发器状态不确定。当J端和K端分别为低电平和高电平时，JK触发器会将Q端置为低电平，Q̅端置为高电平；当J端和K端分别为高电平和低电平时，JK触发器会将Q端置为高电平，Q̅端置为低电平；当J端和K端都为低电平时，JK触发器会保持其上一个时钟周期的状态。

4、T触发器的构成

T触发器是单个的触发器元件，由一个时钟端和一个输出端口组成。T触发器的内部是由一个传输门和一个反相器构成，所以也称为传输触发器。传输门的输入端口连接到T输入端口和时钟输入端口（使用反相器构成的门电路）上，输出端口则直接连接到反相器上。

当T输入端口接收到高电平时，时钟信号到来时，T触发器会将Q端口取反；当T输入端口接收到低电平时，T触发器会保持上一个时钟信号周期的状态。因此，T触发器可以用于实现各种逻辑电路，例如计数器、分频器等。