PLL即Phase Locked Loop,是一种时钟传输技术,它可以对外部的参考时钟信号做频率和相位的锁定,使其和本地时钟信号同步。
在STM32的内部,PLL是微控制器的主时钟源,它可以将外部时钟信号通过倍频器和分频器等控制电路,最终得到符合要求的系统时钟信号。
PLL在STM32中起到了非常重要的作用。它可以将外部时钟信号倍频/分频成需要的系统时钟信号,并且具有锁相环的作用,使得系统时钟信号的相位保持一致,从而保证微控制器在高速运行中的稳定性。
此外,由于STM32微控制器的各种模块都是通过时钟信号进行控制的,因此PLL的稳定性直接影响到系统的性能和稳定性,因此在设计中要考虑PLL的合理设置。
STM32系列微控制器的PLL主要分为两个部分:
①PLL配置寄存器:这个寄存器用于设置PLL的倍频器和分频器等参数,来得到合适的系统时钟频率。
②PLL控制寄存器:这个寄存器用于设置PLL的启用与停用,以及锁相环电路的控制信息等。
通过对这两个寄存器的设置,我们可以对PLL进行合理的配置,得到稳定的系统时钟信号。
在使用STM32的PLL时,常常会出现一些问题,比如PLL不稳定、时钟频率不准确等。这些问题往往和PLL的配置和参数设置有关,因此在设计中需要注意以下几点:
①合理选择时钟源和分频数:选择合适的时钟源和分频数可以保证PLL正常工作。
②注意锁相环范围:锁相环电路的范围需要合理设置,太小会导致时钟不稳定,太大会浪费资源。
③降噪处理:由于PLL工作时会产生抖动和噪音,因此需要进行降噪处理,以保证时钟信号的稳定性。