半导体材料具有导体和绝缘体之间的中间状态，其导电性能会随着掺杂材料的不同而有所差别。P型材料是通过在半导体晶格中掺杂杂质，使得材料中出现“空位”，从而形成缺少电子的“空穴”。在P型晶体中，空穴是带正电荷的，因此对于外部电场的响应是相反的，即需要一个负电压才能吸引空穴向管道表面移动，形成电流。
P-MOS晶体管是一种三端口器件，由P型底座、N型源、N型漏极和金属栅极组成。在接通栅极电压时，当栅极电压低于源极电压时，晶体管处于截止状态；当栅极电压高于源极电压时，晶体管就变成放大器或开关。
在P-MOS晶体管中，源漏极连接的是N型半导体，形成了第一个PN结，栅极则与P型半导体连接，形成了第二个PN结。当栅极电压低于源极电压，两个PN结均处于反向偏置状态，此时，在两个PN结之间形成了一个高阻隔离区，因此形成了截止状态。
在P-MOS晶体管中，当栅极电压高于源极电压时，栅极和漏极之间形成一个与材料性质有关的耗尽区，耗尽区使得栅极无法控制P型底座上的电流流动，此时P-MOS晶体管处于截止状态。因此，要想让P-MOS晶体管处于导通状态，需要一个负电压才能吸引空穴向管道表面移动，从而形成电流。
此外，在P-MOS晶体管的工作中，栅极向负电压偏置时，管道内的正空穴会被电场使其向栅极表面移动，导致管道内的电子向背面的N型区域运动。而P-MOS管则在正电压下被击穿，这就需要一个负电压偏置去激励晶体管的工作。这时候，栅极处于负偏压，P型基底中的空穴能够受到栅极的电压控制从而与N型源极之间的PN结电压得到控制，使晶体管的工作能以一个比较小的电压作为控制。
由于P-MOS晶体管的电压是负压，因此在一些电路中就增加了相应的设计难度。但是，P-MOS晶体管的结构简单，制作工艺成熟，晶体管的响应速度很快，在数字电路和功率电源等领域中有着较为广泛的应用。
例如，P-MOS晶体管常用于CMOS电路中的负载驱动器，PMOS和NMOS两个管组成的开关电路以及功率开关电源等领域。此外，P-MOS晶体管还可用于逻辑和数字电路中，如多路复用器、同步计数器、时序生成器等领域，能够具备低功耗、高集成度、高可靠性等优良的性能。
关注微信