ESD全称是静电放电(Electrostatic Discharge),是指在两者接触过程中,由于静电的存在,导致电荷的瞬间放电。一般情况下,静电放电的控制是我们在设计电路时应考虑的重要问题。
在实际的电路设计中,电路对静电放电(ESD)的要求并不需要过于保守。ESD保护电路在设计上应当考虑到在单独的静电放电事件下,应当能够保持正常工作,但是对于多次静电放电事件,它的保护水平应当达到标准要求。
静电放电有时候会严重破坏IC器件,因此IC器件在运输、安装甚至在使用过程中,都需要注意防止静电放电。
静电放电会对芯片内部的器件进行加速老化,在没有经过阳极氧化处理、金手指、引脚及其接地和静电维护等措施的器件,其发生多次静电放电后,器件的无故障运行时间会显著降低,会影响设备发挥正常性能。
有效的ESD保护措施需要对电路的ESD敏感度加以评估,并在电路中采用针对不同灵敏度等级的保护方法,最终达到保护电路免受静电放电影响的目的。常见的ESD保护方法有:
1)单向电源供应、
2)使用静电放电保护器件、
3)使用屏蔽形成物(Faraday cage)。
CBEA,JEDEC,ESDA,AEC-Q100等组织发布了对静电放电的标准,包括接地、保护元件等相关内容。设计者在设计电路时应根据标准要求进行设计,以实现对静电放电的有效保护。
例如,JEDEC标准JESD22-A114F峰值静电放电(CDM)的测量方法定义了如何测量CDM,以及峰值放电电流、振荡周期等。