数字系统设计与VHDL

《数字系统设计与VHDL(第二版)》是为本科生和研究生撰写的数字系统设计高级课程教材，它把工业标准硬件描述语言VHDL和数字系统设计融为一体。

• 书名 数字系统设计与VHDL
• 作者 罗斯(CharlesH.Roth(美国)LizyKurianJohn
• ISBN 9787121067280
• 定价 55.00 元
• 出版社 电子工业出版社

内容简介

　　作者首先复习了数字系统设计的基本来自原理，然后从VHDL语言的基础知识开始，覆盖了许多基于VHDL语言的数字系统设计高级专题。学生急吧目季践亲面了解基本原理之后，学习数字系统设计的最好方法是通过实际例子。因此本书强紧距攻较金个对唱中包含了丰富的设计实例，从简单的二进制加法器到复杂的微处理机设计，书中都进行了详细的介绍。《数字系统设计与VHDL(第二版)庆洋她没前照调师笑》的最大特点不是把VHDL语360百科言作为单纯的程序语言来讲解，而是把重点放在VHDL语言在数字系统设计中的实际应用上。

作者简介

　　Ch眼续理衣进块arlesH.Roth,Jr.:分别在明尼苏达大学、麻省理工学院和斯坦福大学宜坏项术争决获得电子工程专业本科，硕士和博士学位.1961年就职于得克萨斯大学奥斯汀分校，目前是电气与计算机工程系的教授。Roth博士曾开发了逻辑设室推致统节所轴演斗计课程的自学平台，因其出色的工程教育模式获GeneralDynamicsAward奖。他的授课和研究领域涵盖了数字系统理论和设计、微计算机系统和VHDL应用，出版了4本著作。

目录

　　第1章逻辑设计基本原理简介

　　1.1翻倍脱乙组合逻辑电路

　　1.2布尔代数与代数式的化简

　　1.湖这田真明显量里企怕原3卡诺图

　　1.3.1用卡诺图中嵌入的变量进行化简

　　1.4用与非门和或非门委至图既杨体冷政进行设计

　　1.5组合电路中的冒险

　　1.6触发器和锁存器

　　1.7MEALY时序电路设计

　　1.7.1MEALY时序电路设计例子1:序列检测器

　　1.7.2MEALY时序电路设计例子2:BCD码一余3码转换器

　　1.8MOORE时序电路设计

　　1.8.1MOORE电路例子1:序列检测器

　　1.8.2MOORE电路设计例子2:非归零码-曼彻斯特码转换器

　　1.9等价状态和状态表化简

　　1.10时序电路的时序

　　1.10.1传输延迟、建立时间和保持时间

　　1.10.2最大时钟工作频率

　　1.10.3时序条件

　来自　1.10.4时序电路中的毛刺

　　1.10.5同步设计

　　1.11三态逻辑和总线

　　习题

　　第2章VHDL简介

　　2.1计算机辅助设计

　　2.2硬件描述语言

　　2.2.1如何学习一种语言

　　2.3组合逻辑电路的VHDL描述

　　2.4VHDL模块

　　2.4.1四位全加器

　　2.4.2BUFFER模式的使用

　　2.5顺序语句和进程语句

　　2.6用进程语句模拟触发器

　　2.7含有WAIT语句的进程

　　2.8两种VHDL延迟:传输延迟和惯性延迟

　　2.9VHDL代码的编译、仿真与综合

　　2.9.1多进程仿真

　　2.10VHDL数据类型和运算符

　　2.10.1数据类型

　　2.10.2VHDL语言的运算符

　　2.11简单综合示例

　　2.12多路选360百科择器的VHDL设计

　　2.12.1并发语句的使用

　　2.12.2进程的使用

　　2.13VHDL语言的库

　　2.14用VHDL进程语句模拟寄存器和计数器

　　2.15VHDL的行为和结构描述方式

　　2.15.1时序机建模

　　2.16变量、信号和常数

　　2.16.1常数

　　2.17数组

　　2.17.1矩阵

　　2田略将考洲.18VHDL中的循环河夜沉延危语句

　　2.19ASS诉械校急赵谁ERT和REPORT语句

　　习题

　　第3章可编程逻辑器件简介

　　3.1可编程更染牛跟己厂逻辑器件简介

　　3.2简单可编程逻辑器件

　　3.2.1只读存储器

　　3张艺物跟.2.2可编程逻辑阵列

　　3.2.3可编程阵列逻辑

　　3.2.4可编程逻辑器件/通用阵列逻辑

　　3.3复杂可编程逻辑器件

　　3.3.1CPLD示例:XILINX公司的COOLRUNNER系列芯片

　　322可编程逻辑阵列

　　3.2.3可编程阵列逻辑

　　3.2.4可编程逻辑器件，通用阵列逻辑

　　3.3复杂可编程逻辑器件

　　3.3.1CPLD示例:Xilinx公司的CoolRunner系列芯片

　　3.4现场可编程门阵列

　　3.4.1FPGA的结构

　　3破载女.4.2FPGA编程技李期术

　　3.4.3可编程逻辑模块的结构

　　3.4.4可编程互联

　　3本德社水城搞.4.5FPGA中的可编程I/O模块

　　3.4.6FP逐来希滑洋判GA中的专用元件

　　3.4.7FPGA的应用

　　3.4.8FPGA设计流程

　　习题

　　第4章火弱乡设计举例

　　4.觉步义在选友压1BCD码-七段显示译码器

　　4.2BCD加法器

　　4.332位加法器

　　4.真上哥配3.1先行进位加法器

　　4.4交通灯控制器

　　4.5控制电路状态略多要福胞别载立图

　　4.6记分板和层队氧另际缩任学具控制器

　　4.6.1数据通道

　　4.6.2控制器

　　4.6.3VHLD模型

　　4.线模境天异叫7同步与去抖动

　　4.7.1单脉冲发生器

　　4.8相加-移位结构乘法器

　　4.9阵列结构乘法器

　　4.9.1VHDL编程

　　4.10有符号整数/分数的乘法

　　4.11键盘扫描器

　　4.11.1扫描器

　　4.11.2去抖动器

　　4.11.3译码器

　　4.11.4控制器

　　4.11.5VHDL代码

　　4.11.6键盘扫描器的测试平台

　　4.12二进制除法器的设计

　　4.12.1无符号数除法器

　　4.12.2有符号数除法器

　　习题

　　第5章SM图与微程序

　　5.1状态机流程图

　　5.2SM图的推导

　　5.2.1二进制乘法器

　　5.2.2掷骰子游戏

　　5.3SM图的实现

　　5.3.1二进制乘法器控制器的实现

　　5.4掷骰子游戏的实现

　　5.5微程序

　　5.5.1双地址微代码

　　5.5.2单限制量、单地址微代码

　　5.5.3掷骰子游戏控制器的微程序实现

　　5.6链接状态机

　　习题

　　第6章FPGA设计实例

　　第7章浮点数算数

　　第8章VHDL语言的高级议题

　　第9章RISC微处理器设计

　　第10章硬件测试和可测试性设计

　　第11章设计实例补充

　　附录AVHDL语言小结

　　附录BIEEE标准库

　　附录CTEXTIO包集合

　　附录D专题设计项目

　　索引

　　参考文献

　　……

图书信息

　　书 名: 数字系统设计与VHDL

　　作 者:王金明

　　出版社: 电子工业出版社

　　出版时间: 2010年5月1日

　　ISBN: 9787121107870

　　开本: 16开

　　定价: 42.00元

内容简介

　　《数字系统设计与VHDL》根据EDA课程教学要求，以提高数字设计能力为目的，系统阐述了数字系统开发的相关知识，主要内容包括EDA技术、FPGA/CPLD器件、VHDL硬件描述语言、数字系统的设计优化及应用等。全书以Quartus Ⅱ、Synplify Pro软件为平台，以VHDL 87和VHDL 93语言标准为依据，以可综合的设计为重点，基于Altera的DE2-70平台，通过大量经过验证的数字设计实例，系统阐述了数字系统设计的方法与技术，由浅入深地介绍了VHDL工程开发的知识与技能。

　　《数字系统设计与VHDL》的特点是:着眼于实用，紧密联系教学实际，实例丰富。全书深入浅出，概念清晰，语言流畅。可作为电子、通信、微电子、信息、电路与系统、通信与信息系统以及测控技术与仪器等专业本科生和研究生的教学用书，也可供从事电路设计和系统开发的工程技术人员阅读参考。

图书目录

　　第1章 EDA技术概述

　　1.1 EDA技术及其发展

　　1.2 Top-down设计与IP核复用

　　1.2.1 Top-down设计

　　1.2.2 Bottom.up设计

　　1.2.3 IP复用技术与SoC

　　1.3 数字设计的流程

　　1.3.1 设计输入

　　1.3.2 综合

　　1.3.3 布局布线

　　1.3.4 仿真

　　1.3.5 编程配置

　　1.4 常用的EDA软件工具

　　1.5 EDA技术的发展趋势

　　习题1

　　第2章 FPGNCPLD器件

　　2.1 PLD器件概述

　　2.1.1 PLD器件的发展历程

　　2.1.2 PLD器件的分类

　　2.2 PLD的基本原理与结构

　　2.2.1 PLD器件的基本结构

　　2.2.2 PLD电路的表示方法

　　2.3 低密度PLD的原理与结构

　　2.4 CPLD的原理与结构

　　2.4.1 宏单元结构

　　2.4.2 典型CPLD的结构

　　2.5 FPGA的原理与结构

　　2.5.1 查找表结构

　　2.5.2 典型FPGA的结构

　　2.6 FPGAJCPLD的编程元件

　　2.7 边界扫描测试技术

　　2.8 FPGA/CPLD的编程与配置

　　2.8.1 在系统可编程

　　2.8.2 CPLD器件的编程

　　2.8.3 FPGA器件的配置

　　2.9 FPGA/CPLD器件概述

　　2.10 FPGA/CPID的发展趋势

　　习题2

　　第3章 QoartusII集成开发工具

　　3.1 QuartusII原理图设计

　　3.1.1 半加器原理图设计输入

　　3.1.2 编译与仿真

　　3.1.3 1位全加器编译与仿真

　　3.2 QuartusII的优化设置

　　3.2.1 分析与综合设置

　　3.2.2 优化布局布线

　　3.2.3 设计可靠性检查

　　3.3 QuartusII的时序分析

　　3.3.1 时序设置与分析

　　3.3.2 时序逼近

　　3.4 基于宏功能模块的设计

　　3.4.1 乘法器模块

　　3.4.2 除法器模块

　　3.4.3 计数器模块

　　3.4.4 常数模块

　　3.4.5 锁相环模块

　　3.4.6 存储器模块

　　3.4.7 其他模块

　　习题3

　　第4章 VHDL设计初步

　　4.1 VHDL简介

　　4.2 VHDL组合电路设计

　　4.2.1 用VHDL设计基本组合电路

　　4.2.2 用VHDL设计加法器

　　4.3 VHDL时序电路设计

　　4.3.1 用VHDL设计D触发器

　　4.3.2 用VHDL设计计数器

　　4.4 Synplify Pro综合器

　　4.5 Synplify综合器

　　习题4

　　第5章 VHDL结构与要素

　　5.1 实体

　　5.1.1 类属参数说明

　　5.1.2 端口说明

　　5.2 结构体

　　5.3 VHDL库和程序包

　　5.3.1 库

　　5.3.2 程序包

　　5.4 配置

　　5.5 子程序

　　5.5.1 过程(PROCEDURE)

　　5.5.2 函数(FUNCTION)

　　5.6 VHDL文字规则

　　5.6.1 标识符

　　5.6.2 数字

　　5.6.3 字符串

　　5.1 数据对象

　　5.7.1 常量

　　5.7.2 变量

　　5.7.3 信号

　　5.7.4 文件

　　5.8 VHDL数据类型

　　5.8.1 预定义数据类型

　　5.8.2 用户自定义数据类型

　　5.8.3 数据类型的转换

　　5.9 VHDL运算符

　　5.9.1 逻辑运算符

　　5.9.2 关系运算符

　　5.9.3 算术运算符

　　5.9.4 并置运算符

　　5.9.5 运算符重载

　　习题5

　　第6章 VHDL基本语句

　　6.1 顺序语句

　　6.1.1 赋值语句

　　6.1.2 IF语句

　　6.1.3 CASE语句

　　6.1.4 LOOP语句

　　6.1.5 NEXL与EXHL语句

　　6.1.6 WAIT语句

　　6.1.7 子程序调用语句

　　6.1.8 断言语句

　　6.1.9 REPORT语句

　　6.1.1 0NULL语句

　　6.2 并行语句

　　6.2.1 并行信号赋值语句

　　6.2.2 进程语句

　　6.2.3 块语句

　　6.2.4 元件例化语句

　　6.2.5 生成语句

　　6.2.6 并行过程调用语句

　　6.3 属性说明与定义语句

　　6.3.1 数据类型属性

　　6.3.2 数组属性

　　6.3.3 信号属性

　　习题6

　　第7章 VHDL设计进阶

　　7.1 行为描述

　　7.2 数据流描述

　　7.3 结构描述

　　7.3.1 用结构描述设计1位全加器

　　7.3.2 用结构描述设计4位加法器

　　7.3.3 用结构描述设计8位加法器

　　7.4 三态逻辑设计

　　7.5 RAM存储器设计

　　7.6 分频器设计

　　7.6.1 占空比为50%的奇数分频

　　7.6.2 半整数分频

　　7.6.3 数控分频器

　　7.7 数字跑表

　　7.8 音乐演奏电路

　　7.8.1 音乐演奏实现的方法

　　7.8.2 实现与下载

　　习题7

　　第8章 有限状态机设计

　　8.1 有限状态机

　　8.1.1 有限状态机的描述

　　8.1.2 枚举数据类型

　　8.2 有限状态机的描述方式

　　8.2.1 三进程表述方式

　　8.2.2 双进程表述方式

　　8.2.3 单进程表述方式

　　8.3 状态编码

　　……

　　第9章 VHDL数字设计与优化

　　第10章 VHDL数字电路的仿真

　　第11章 DSP Builder设计初步

　　第12章 VHDL通信与接口设计实例

　　附录A VHDL关键字

　　附录B VHDL程序包

　　附录C DE2-系统介绍

　　附录D DE2系统介绍

　　附录E 有关术语与缩略语

　　参考文献